DRIVE UNIT OF PLASMA DISPLAY PANEL

Publication number: JP2000338932

Publication date:

2000-12-08

Inventor:

MASUMURA ARINORI

Applicant:

PIONEER ELECTRONIC CORP

Classification:

- international:

G09G3/20; G09G3/28; G09G5/18; G09G3/20; G09G3/28; G09G5/18;

(IPC1-7): G09G3/28; G09G3/20

- european:

G09G3/28T

Application number: JP19990153497 19990601 Priority number(s): JP19990153497 19990601


Also published as:

US6518943 (B1)

Report a data error here

Abstract of JP2000338932

PROBLEM TO BE SOLVED: To reduce the radiation noise by fluctuating the application timing of a drive pulse to be repeatedly applied to row electrodes and column electrodes according to the lapse of time. SOLUTION: A frequency modulation circuit 20 modulates the frequency of a drive clock signal GCK in a modulation period according to a random number (r) and supplies it to a drive control circuit 12. An address driver 6 generates a picture element data pulse group DP conforming to each of picture element drive data bit groups DB read from a memory 17 at a timing according to a data timing signal TD' and successively applies it to column electrodes. The data timing signal TD' is generated on the basis of the frequency modulation drive clock signal FGCK. Accordingly, the application period of the picture element data pulse groups DP is also changed every moment according to the period fluctuation of the clock signal FGCK.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

11)特許出願公開番号

特開2000-338932A) (P2000-338932A) (43)公開日 平成12年12月8日(2000.12.8)


(51)Int. C1.7 G 0 9 G	3/28 3/20 6 6	別記号 L 1 L 2 2 4		F I G 0 9 G	3/28 3/20	6 1 1 6 1 2 6 2 4	H C K	テーマコート*(参考) 5C080
		対 請求項の数3	OL		7-	(全9	N (頁)	
(21)出願番号	特願平11-153497			(71)出願人	00005016 パイオニア株式会社			
(22)出願日	平成11年(月1日(1999.6.1)		東京都目黒区目黒1丁目4番1号 (72)発明者 増村 有紀 静岡県袋井市鷲巣字西ノ谷15番地1 バイ オニア株式会社静岡工場内 (74)代理人 100079119				
	-			Fターム(参			BB0 5	DD12 EE29 FF12 JJ02 JJ04 JJ05

(54)【発明の名称】プラズマディスプレイパネルの駆動装置

(57)【要約】

【課題】 放射ノイズを低減させることが出来るプラズマディスプレイパネルの駆動装置を提供することを目的とする。

【解決手段】 プラズマディスプレイパネルの行電極及 び列電極に繰り返し印加する駆動パルスの各印加タイミ ングを時間経過に従って変動せしめる。



【特許請求の範囲】・

【請求項1】 走査ライン毎に配列された複数の行電板 と前記行電極に交叉して配列された複数の列電極との各 交点にて放電セルを形成しているプラズマディスプレイ パネルを駆動する駆動装置であって、

入力映像信号に応じて前記行電極及び前記列電極の各々 に所定の駆動パルスを繰り返し印加するパネル駆動手段 と、

前記駆動パルスの印加タイミングを時間の経過に従って 変動せしめる印加タイミング変動手段と、を有すること 10 を特徴とするプラズマディスプレイパネルの駆動装置。

【請求項2】 前記印加タイミング変動手段は、所定の 固定周波数を有する駆動クロック信号を発生する駆動ク ロック発生回路と、前記駆動クロック信号の周波数を変 調して周波数変調駆動クロック信号を生成する周波数変 調回路とからなり、

前記パネル駆動手段は、前記周波数変調駆動クロック信 号に応じた印加タイミングで前記駆動パルスを前記行電 極及び前記列電極の各々に繰り返し印加することを特徴 とする請求項1記載のプラズマディスプレイパネルの駆 20 動装置。

【請求項3】 乱数を発生する乱数発生回路を備え、 前記周波数変調回路は、前記乱数に応じた変調周期に応 じて前記駆動クロック信号の周波数を変動させることに より前記周波数変調駆動クロック信号を得ることを特徴 とする請求項2記載のプラズマディスプレイパネルの駆 動装置。

【発明の詳細な説明】

[0001]

式のプラズマディスプレイパネルを駆動する駆動装置に 関する。

[0002]

【従来の技術】近年、表示装置の大画面化に伴って薄型 の表示デバイスが切望されている。AC(交流放電)型 のプラズマディスプレイパネルは、薄型、かつ自発光の 表示デバイスの1つとして着目されている。この際、プ ラズマディスプレイパネルにおける1画案に対応した放 電セルは、放電現象を利用して発光表示を行うものであ る為、"発光"及び"非発光"の2つの状態しかもたない。 そこで、かかるプラズマディスプレイパネルに対して、 映像信号に応じた中間調の輝度表示を実現させるべく、 サブフィールド法を用いた駆動を行う。

【0003】サブフィールド法では、1フィールド期間 をN個のサブフィールドに分割し、各サブフィールド に、画素データ(映像信号を各画素毎に対応させてサン プリングしたNピットのデータ)の各ピット桁の重み付 けに対応した分の発光回数を夫々割り当てる。ここで、 先ず、上記画素データに基づいて、"発光"を実施させる サブフィールドと、"発光"を実施させないサブフィール 50 正、逆γ補正、多階調化処理等の画像処理を施して得た

ドとを設定する。次に、これらN個のサブフィールドの 内で、"発光"を実施させるように設定したサブフィール ドにおいてのみで、そのサブフィールドに割り当てた発 光回数の分だけ放電を生起させるのである。

【0004】例えば、図1に示されるように、1フィー ルド期間を4個のサブフィールドSF1~SF4に分割 した場合には、これらサブフィールドSF1~SF4各 々に、

SF1:1

SF2:2

SF3:4

SF4:8

なる発光回数を割り当てる。

【0005】ここで、サブフィールドSF1及びSF2 のみで放電を生起させると輝度"3"、サブフィールドS F1~SF3において放電を生起させると輝度"7"の表 示輝度が視覚上において感じられる。図2は、かかるサ ブフィールド法を用いた駆動により、画像表示を行うプ ラズマディスプレイ装置の構成を示す図である。

【0006】図2に示されるように、かかるプラズマデ ィスプレイ装置は、プラズマディスプレイパネル10 (以下、PDP10と称する)と、入力映像信号に応じて このPDP10を駆動する駆動部とから構成されてい る。PDP10は、アドレス電極としてのm個の列電極 D₁~D_mと、これら列電極各々と交叉して配列されてな る夫々n個の行電極X1~Xn及び行電極Y1~Ynを備え ている。この際、行電極X及び行電極Yの一対にて、P DP10における1行分に対応した行電極を形成してい る。これら列電極D、行電極X及びYは放電空間に対し 【発明が属する技術分野】本発明は、マトリクス表示方 30 て誘電体層で被覆されており、各行電極対と列電極との 交点にて1画素に対応した放電セルが形成される構造と なっている。

> 【0007】一方、駆動部における同期検出回路11 は、アナログの入力映像信号中から垂直同期信号を検出 した時に垂直同期検出信号Vを発生し、これを駆動制御 回路12に供給する。又、同期検出回路11は、かかる 入力映像信号中から水平同期信号を検出した時には水平 同期検出信号Hを発生し、これをPLL(phase locked) oop) 回路13に供給する。PLL回路13は、入力映 - 40 - 像信号をPDP10の各画素に対応させてサンプリング し得るサンプリングクロック信号TCKを、水平同期検 出信号Hに位相同期させて生成して、これをA/D変換 器14及び画像処理回路15の各々に供給する。A/D 変換器14は、入力されたアナログの入力映像信号を、 上記サンプリングクロック信号TCKに応じてサンプリ ングしてこれを1画素毎に対応したNビットの画素デー 夕Dに変換する。画像処理回路15は、かかる画素デー タDを上記サンプリングクロック信号 T C K に応じて取 り込み、この取り込んだ画素データDに対して輝度補

画像処理画素データHDをメモリ17に供給する。尚、かかる画像処理は、システムクロック信号SCKに応じて実行される。システムクロック発生回路16は、所定の第1固定周波数を有するクロック信号を上記システムクロック信号を上記システムクロック信号SCKとして発生して、これを画像処理回路15及び駆動制御回路12から供給されてくる書込信号WRに応じて上記画像処理画素データHDを順次書き込む。かかる書込動作により1画面(n行、m列)分の書き込みが終了すると、メモリ17は、この1画面分の画 10像処理画素データHD11-nmを各ピット桁毎に分割し、更に各行毎にグループ化したものを画素駆動データビット群DB1~DBnとして捉え、これらを順次、駆動制御回路12から供給された読出信号RDに応じて読み出し、アドレスドライバ6に供給する。

【0008】駆動クロック発生回路18は、所定の第2 固定周波数を有するクロック信号を、駆動クロック信号 GCKとして発生し、これを駆動制御回路12に供給す る。駆動制御回路12は、上記システムクロック信号S CKに位相同期した書込信号WR及び読出信号RDを生 20 成し、これらを上述した如くメモリ17に供給する。 【0009】更に、駆動制御回路12は、上記駆動クロ ック信号GCKに同期して、リセットタイミング信号T Rを発生し、これを第1サスティンドライバ7及び第2 サスティンドライバ8の各々に供給する。又、駆動制御 回路12は、上記駆動クロック信号GCKに同期して、 データタイミング信号Toを発生し、これをアドレスド ライバ6及び第2サスティンドライバ8の各々に供給す る。又、駆動制御回路12は、上記駆動クロック信号G CKに同期して、維持発光タイミング信号Tix及びTix 30 各々を発生し、夫々第1サスティンドライバ7及び第2 サスティンドライバ8に供給する。

【0010】第1サスティンドライバ7は、各サブフィールド内において、上記リセットタイミング信号 T_R に応じた例えば図3に示されるが如きタイミングにて、リセットパルス RP_x を発生し、これをPDP10の行電極 X_{1-n} に印加する。又、第1サスティンドライバ7は、各サブフィールド内において、上記維持発光タイミング信号 T_{1x} に応じた図3に示されるが如きタイミングにて、維持パルス IP_{x1} ~ IP_{x3} 各々を順次発生して P_{x3} 0 DP10の行電極 X_{1-n} に印加して行く。

理レベル" 1"である場合には低電圧(0ボルト)の画素データパルスを発生して列電極 D_{1-m} に印加するものとする。

【0012】第2サスティンドライバ8は、各サプフィールド内において、上記リセットタイミング信号 T_R に応じた図3に示されるが如きタイミングにて、リセットパルス RP_Y を発生し、これをPDP10の行電極 Y_{1-n} に印加する。又、第2サスティンドライバ8は、各サプフィールド内において走査パルスSPを発生し、これを上記データタイミング信号 T_D に応じた図3に示されるが如きタイミングにて、行電極 $Y_1 \sim Y_n$ へと順次印加して行く。つまり、各走査パルスSPの印加タイミングは、上記画素データパルス群 $DP_1 \sim DP_n$ 各々の印加タイミングに同期している。更に、第2サスティンドライバ8は、各サプフィールド内において、上記維持発光タイミング信号 T_{1Y} に応じた図3に示されるが如きタイミング信号 T_{1Y} に応じた図3に示されるが如きタイミングにて、維持パルス $IP_{Y1} \sim IP_{Y3}$ 各々を順次発生して $IP_{Y1} \sim IP_{Y3}$

【0013】図3において、先ず、リセット行程Rcで は、上記リセットパルスRP*及びRP*の同時印加に応 じて、PDP10内の全ての放電セルがリセット放電さ れ、このリセット放電の終了後、各放電セル内には、夫 々所定量の壁電荷が形成される。これにより、全放電セ ルは"発光セル"の状態に初期設定される。次に、図3に おける画素データ書込行程Wcでは、走査パルスSPが 印加された"行"と、高電圧の画素データパルスDPが印 加された"列"との交差部の放電セルにのみ選択消去放電 が生起され、その放電セル内に残存していた壁電荷が消 滅する。つまり、この放電セルは、"非発光セル"の状態 に推移する。一方、走査パルスSPが印加されたものの 低電圧の画素データバルスDPが印加された放電セルで は、上記選択消去放電は生起されず、上記リセット行程 Rcによって形成された壁電荷が残留したままとなり、" 発光セル"の状態を保持する。次に、図3における発光 維持行程 I cでは、上記"発光セル"の状態にある放電セ ルのみが、維持パルスIPxı~IPxi及びIPxi~IP x」が交互に印加される度に放電発光する。尚、維持パル AIP_x及びIP_xの印加回数(2 j 個)は、このサブフィールドの重み付けに応じて予め設定されたものである。 【0014】このように、各サブフィールド内におい て、駆動クロック信号GCKに応じた図3に示されるが 如きタイミングにて、各種駆動パルスをPDP10に印 加することにより、入力映像信号に応じた中間調の輝度 表示を実現するのである。しかしながら、図2に示され る構成では、上記リセットバルスRPx及びRPx、走査 パルスSP、画素データパルス群DP、維持パルスIP · · 及びIP · のパルス列によって発生する放射ノイズのス ペクトルが、駆動クロック信号GCKに基づく固有の周 波数に集中してしまうことにより、上記放射ノイズが増

5

[0015]

【発明が解決しようとする課題】本発明は、上記の問題 を解決するためになされたものであり、放射ノイズを低 滅させることが出来るプラズマディスプレイパネルの駆 動装置を提供することを目的とする。

[0016]

【課題を解決するための手段】本発明によるプラズマデ ィスプレイパネルの駆動装置は、走査ライン毎に配列さ れた複数の行電極と前記行電極に交叉して配列された複 数の列電極との各交点にて放電セルを形成しているプラ ズマディスプレイパネルを駆動する駆動装置であって、 入力映像信号に応じて前記行電極及び前記列電極の各々 に所定の駆動バルスを繰り返し印加するパネル駆動手段 と、前記駆動バルスの印加タイミングを時間の経過に従 って変動せしめる印加タイミング変動手段とを有する。 [0017]

【発明の実施の形態】以下、本発明の実施例を図を参照 しつつ説明する。図4は、本発明による駆動装置を採用 したプラズマディスプレイ装置の概略構成を示す図であ る。図4に示されるように、かかるプラズマディスプレ イ装置は、プラズマディスプレイパネルとしてのPDP 10と、入力映像信号に応じてこのPDP10を駆動す る駆動部とから構成されている。

【0018】PDP10は、アドレス電極としてのm個 の列電極D₁~D_mと、これら列電極各々と交叉して配列 されてなる夫々n個の行電極X1~Xn及び行電極Y1~ Ynを備えている。この際、行電極X及び行電極Yの一 対にて、PDP10における1行分に対応した行電極を 形成している。これら列電極D、行電極X及びYは放電 列電極との交点にて1画素に対応した放電セルが形成さ れる構造となっている。

【0019】一方、駆動部における同期検出回路11 は、アナログの入力映像信号中から垂直同期信号を検出 した時に垂直同期検出信号Vを発生し、これを駆動制御 回路12に供給する。又、同期検出回路11は、かかる 入力映像信号中から水平同期信号を検出した時には水平 同期検出信号Hを発生し、これをPLL(phase locked) oop) 回路13に供給する。PLL回路13は、入力映 像信号をPDP10の各画素に対応させてサンプリング 40 FGCKに応じてデータタイミング信号Tb'を発生 し得るサンプリングクロック信号TCKを、水平同期検 出信号Hに位相同期させて生成して、これをA/D変換 器14及び画像処理回路15の各々に供給する。

【0020】A/D変換器14は、入力されたアナログ の入力映像信号を、上記サンプリングクロック信号TC Kに応じてサンプリングしてこれを1画素毎に対応した Nビットの画索データDに変換する。画像処理回路15 は、かかる画素データDを上記サンプリングクロック信 号TCKに応じて取り込み、この取り込んだ画索データ

処理を施して得た画像処理画索データHDをメモリ17 に供給する。尚、かかる画像処理は、システムクロック 信号SCKに応じて実行される。

【0021】システムクロック発生回路16は、所定の 第1固定周波数を有するクロック信号を上記システムク ロック信号SCKとして発生して、これを画像処理回路 15及び駆動制御回路12の各々に供給する。メモリ1 7は、駆動制御回路12から供給されてくる書込信号W Rに応じて上記画像処理画素データHDを順次書き込 む。かかる書込動作により1画面 (n行、m列)分の書 き込みが終了すると、メモリ17は、この1画面分の画 像処理画素データ H D 11-nmを各ピット桁毎に分割し、 更に各行毎にグループ化したものを画素駆動データビッ ト群DB1~DBnとして捉え、これらを順次、駆動制御 回路12から供給された読出信号RDに応じて読み出 し、アドレスドライバ6に供給する。

【0022】駆動クロック発生回路18は、所定の第2 固定周波数を有するクロック信号を、駆動クロック信号 GCKとして発生し、これを周波数変調回路20に供給 する。乱数発生回路21は、所定期間毎に更新される乱 数rを発生し、これを周波数変調回路20に供給する。 【0023】周波数変調回路20は、上記駆動クロック 信号GCKの周波数を乱数rに応じた変調周期で変調す ることにより、その周波数を時間経過に従って逐次変動 させた周波数変調駆動クロック信号FGCKを生成し、 これを駆動制御回路12に供給する。例えば、周波数変 調回路20は、上記駆動クロック信号GCKの周波数 を、図5に示されるが如き形態、すなわち上記乱数ァに 応じた変調周期Tェで±1%の周波数変動を生起させる 空間に対して誘電体層で被覆されており、各行電極対と 30 ような形態で変調して、周波数変調駆動クロック信号F GCKを生成する。

> 【0024】駆動制御回路12は、上記システムクロッ ク信号SCKに位相同期した書込信号WR及び読出信号 RDを夫々生成し、これらを上述した如くメモリ17に 供給する。更に、駆動制御回路12は、上記周波数変調 駆動クロック信号FGCKに応じてリセットタイミング 信号TR'を発生し、これを第1サスティンドライバ7 及び第2サスティンドライバ8の各々に供給する。又、 駆動制御回路12は、上記周波数変調駆動クロック信号 し、これをアドレスドライバ6及び第2サスティンドラ イバ8の各々に供給する。又、駆動制御回路12は、上 記周波数変調駆動クロック信号FGCKに応じて維持発 光タイミング信号TIX、及びTIY、各々を発生し、夫々 第1サスティンドライバ7及び第2サスティンドライバ 8に供給する。

【0025】第1サスティンドライバ7は、各サブフィ ールド内において、上記リセットタイミング信号T_R' に応じた図6に示されるが如きタイミングでリセットパ Dに対して輝度補正、逆γ補正、多階調化処理等の画像 50 ルスRP_{*}を発生し、これをPDP10の行電極X_{1-n}に

印加する。又、第1サスティンドライバ7は、各サブフ ィールド内において、上記維持発光タイミング信号 T_{xx}'に応じた図6に示されるが如きタイミングにて、 維持パルスIPx1~IPx3各々を順次発生してPDP1 0の行電極X1-nに印加して行く。

【0026】アドレスドライバ6は、各サプフィールド 内において、上記データタイミング信号To'に応じた 図6に示されるが如きタイミングにて、上記メモリ17 から読み出された画素駆動データビット群DBュ~DBn 各々に対応した画素データバルス群DPュ~DPnを発生 10 し、これらを順次、列電極Dュ--・に印加して行く。尚、 アドレスドライバ6は、画素駆動データピット群DB中 における 1 データビットが例えば論理レベル" 0 "である 場合には高電圧の画素データバルスを発生する一方、論 理レベル"1"である場合には低電圧(0ボルト)の画素デ ータバルスを発生して列電極D1-mに印加するものとす る。

【0027】第2サスティンドライバ8は、各サブフィ ールド内において、上記リセットタイミング信号 TR' に応じた図6に示されるが如きタイミングにて、リセッ 20 トパルスRPyを発生し、これをPDP10の行電極Y 1-nに印加する。又、第2サスティンドライバ8は、各 サブフィールド内において走査パルスSPを発生し、こ れを上記データタイミング信号 T_D'に応じた図6に示 されるが如きタイミングにて、行電極ソュ〜ソュへと順次 印加して行く。つまり、各走査パルスSPの印加タイミ ングは、上記画素データバルス群DPュ~DPュ各々の印 加タイミングに同期している。更に、第2サスティンド ライバ8は、各サブフィールド内において、上記維持発 光タイミング信号 Try に応じた図6に示されるが如き 30 タイミングにて、維持パルスIPシュ~IPシュ各々を順次 発生してPDP10の行電極Y1-nに印加して行く。

【0028】この際、上記データタイミング信号 Tp' は、周波数変調回路20によって、図5に示されるが如 き形態にて周波数変調の施された周波数変調駆動クロッ ク信号FGCKに基づいて生成されたものである。よっ て、画索データパルス群DP1~DPn及び走査パルスS P各々の印加周期もこの周波数変調駆動クロック信号F GCKの周期変動に応じて刻一刻と変化することにな る。例えば、図6に示されるように、画索データパルス 40 群DP₁が印加されてから画素データパルス群DP₂が印 加されるまでの印加周期 t 1 と、画素データパルス群 D Pzが印加されてから画素データパルス群DPsが印加さ れるまでの印加周期 t 2 とは、互いに異なる周期とな る。

【0029】又、上記維持発光タイミング信号 Try,及 びTix'も、図5に示されるが如き形態にて周波数変調 の施された周波数変調駆動クロック信号FGCKに基づ いて生成されたものである。よって、維持パルスIPャュ ~ I P_{x1} (I P_{x1} ~ I P_{x3})各々の印加周期もこの周波数 50

変調駆動クロック信号FGCKの周期変動に応じて刻一 刻と変化することになる。例えば、図6に示されるよう に、維持パルスIPy1(IPx1)が印加されてから次の維力 持パルスIPx2(IPx2)が印加されるまでの印加周期も 3と、維持パルスIP_{Y2}(IP_{x2})が印加されてからその 次の維持パルスIPx3(IPx3)が印加されるまでの印加 周期も4とは、互いに異なる周期となる。

【0030】更に、図5に示されるが如き周波数変調駆 動クロック信号FGCKの周波数変動の周期Tェも、乱 数発生回路21が発生した乱数 r によって刻一刻と変化 させるようにしている。よって、画素データパルスD P、維持バルスIPの如き、PDP10に繰り返し印加 される駆動パルスのパルス列によって発生する放射ノイ ズのスペクトルが固有の周波数に集中することが無くな り、放射ノイズの増大を抑制することが出来る。

[0031]

【発明の効果】以上詳述した如く、本発明においては、 プラズマディスプレイパネルの行電極及び列電極に繰り 返し印加する駆動パルスの各印加タイミングを時間経過 に従って変動せしめることにより、駆動パルスのパルス 列によって発生する放射ノイズのスペクトルが固有の周 波数に集中することを防止している。

【0032】よって、本発明によれば、かかる駆動パル スのパルス列によって発生する放射ノイズの増大が抑制 される。

【図面の簡単な説明】

【図1】サブフィールド法による発光駆動フォーマット の一例を示す図である。

【図2】 プラズマディスプレイ装置の概略構成を示す図 である。

【図3】1サブフィールド内においてPDP10に印加 される各種駆動パルスの印加タイミングを示す図であ る。

【図4】本発明による駆動装置を採用したプラズマディ スプレイ装置の概略構成を示す図である。


【図5】周波数変調回路20による駆動クロック信号G CKに対する周波数変調形態の一例を示す図である。

【図6】本発明による駆動装置によってPDP10に印 加される各種駆動パルスの印加タイミングを示す図であ


【主要部分の符号の説明】

- 6 アドレスドライバ
- 7 第1サスティンドライバ
- 8 第2サスティンドライバ
- 10 PDP
- 12 駆動制御回路
- 18 駆動クロック発生回路
- 20 周波数変調回路
- 21 乱数発生回路


【図1】




【図3】




【図5】



【図2】



[図4]



【図6】

